پیوندهای مفید
اخبار و اعلانات
آمار
| تعداد نشریات | 162 |
| تعداد شماره‌ها | 6,624 |
| تعداد مقالات | 71,559 |
| تعداد مشاهده مقاله | 126,937,592 |
| تعداد دریافت فایل اصل مقاله | 99,977,375 |
طراحی سخت افزار سیستم رمزگذاری و رمزگشائی DES با استفاده از زبان شبیه ساز VHDL | ||
| نشریه دانشکده فنی | ||
| مقاله 3، دوره 34، شماره 1 - شماره پیاپی 966، خرداد 1379 اصل مقاله (462.17 K) | ||
| نویسندگان | ||
| احمد رضا شرافت؛ محمود محضب* | ||
| چکیده | ||
| در این مقاله سخت افزار سیستم رمزنگار DES طراحی و عملکرد آن بررسی می شود. این سخت افزار که پالس ساعت 20MHz کار می کند ، قادر است که داده های ورودی را با نرخی برابر Mbps 80 رمز کند که نسبت به سخت افزارهای موجود ،دو برابر سریعتر است. سخت افزار طراحی شده بصورت مدار مجتمع ساخته می شود. کلیه مراحل طراحی و بررسی عملکرد سخت افزار با استفاده از زبان استاندارد VHDL انجام شده است. مزیت استفاده از VHDL این است که به سادگی می توان سخت افزار طراحی شده را در یک تراشه ساخت. این کار با استفاده از ابزار مبتنی بر VHDL انجام می شود. | ||
| کلیدواژه‌ها | ||
| رمزگذاری؛ رمزگشائی؛ زبان VHDL؛ سیستم DES | ||
| عنوان مقاله [English] | ||
| - | ||
| چکیده [English] | ||
| This paper presents the hardware design of the DES encryption and decryption systems and try to verify their performances. The hardware uses a clock rate of 20 MHz to encrypt an 80 Mbps input stream. This is twice as fast compared to existing hardware. The system was designed and its performance was verified using VHDL standard tools. The advantages of using VHDL are that it simplifies the design and verification procedures, and enables one to implement the system into a single integrated circuit. | ||
|
آمار تعداد مشاهده مقاله: 1,493 تعداد دریافت فایل اصل مقاله: 1,030 |
||
سامانه مدیریت نشریات علمی. قدرت گرفته از سیناوب